(54) MANUFACTURE OF SURFACE ACOUSTIC WAVE DEVICE

(11) 2-189011 (A)

(43) 25.7.1990 (19) JP


(21) Appl. No. 64-7693

(22) 18.1.1989 (71) FUJITSU LTD (72) ATSUSHI TANI(1)

(51) Int. Cl⁵. H03H3/08

PURPOSE: To improve the yield of product and to facilitate the manufacture by providing a process to adjust the thickness of a metallic thin film between a 1st process forming the metallic thin film on a piezoelectric substrate and a 2nd process etching selectively the metallic thin film to form plural transducers.

CONSTITUTION: The thickness of the metallic thin film is adjusted at a time between the 1st process 1 and the 2nd process 2 as shown in (1) in figure. The metallic thin film is set to a required thickness in this process to prevent it that the frequency adjustment is finally difficult or the characteristic other than the frequency characteristic is deteriorated thereby improving the yield of product. Since rough frequency adjustment is applied, fine adjustment is enough for the final frequency adjustment to improve the performance of manufacture.



1: forming of metallic thin film on piezoelectric substrate, 2: forming of piural IDTs through selective etching of metallic thin film. 3: 3rd process, split piezoelectric substrate with IDTs formed thereupon into plural chips

(54) LC FILTER

(11) 2-189012 (A)

(43) 25.7.1990 (19) JP


(21) Appl. No. 64-7739

(22) 18.1.1989 (71) OKI ELECTRIC IND CO LTD (72) TOMOKAZU KOMAZAKI(4)

(51) Int. Cl5. H03H7/01

PURPOSE: To obtain a compact LC filter with high performance by employing a small length coaxial cable or a chip dielectric piece as an inductor.

CONSTITUTION: Capacitor electrodes 23, 24, 26, 28 are formed to one side of a dielectric base 20 and capacitor electrodes 23', 24', 26', 28' are formed to the other side. Then the capacitor electrodes 23, 23' form a capacitor C11, the capacitor electrodes 24, 24' form a capacitor C_{12} , the capacitor electrodes 26, 26' form a capacitor C_{13} , and the capacitor electrodes 28, 28' form a capacitor C_{14} respectively. Moreover, semi-rigid cables 22, 25, 27, 29, 30 being small length coaxial cables are fitted to one side of the dielectric base 20 to constitute inductors L11, L12, L13, L14, and L15 respectively. Thus, the high performance LC filter is obtained.



a: indicates wiring on the other side, b: cable length

(54) CHIP TYPE DELAY LINE

(11) 2-189013 (A)

(43) 25.7.1990


(21) Appl. No. 64-7690 (22) 18.1.1989


(71) FUJITSU LTD (72) MIHARU KATSU

(51) Int. Cl5. H03H7/34

PURPOSE: To attain miniaturization and high density by laminating plural strip bases and dielectric bases alternately.

CONSTITUTION: The delay line is constituted by laminating a dielectric base 30-1, a strip line base 31-1, a dielectric base 30-2, a strip line base 31-2, a dielectric base 30-3 and a strip line 31-3 from the lower face side in this order. Thus, each ground pattern is connected to a conductor land 39a and both ends of conductor strip lines connected in series are connected to conductor lands 40a. 42a and the chip type delay line is used for the surface mount use. Since the plural strip line bases are laminated in this way, miniaturization and high density are attained and singe most of the electric connection is implemented in incorporating each base, the manufacture efficiency is improved.





文献3

⑩日本国特許庁(JP)

⑩ 符許出顧公開

◎公開特許公報(A) 平2-189011

@Int. Cl. 9 H 03 H 3/08

識別記号

庁内整理番号 7125-5 J

❸公開 平成2年(1990)7月25日

審査請求 未請求 請求項の数 2 (全7頁)

❷発明の名称 弾性表面波デバイスの製造方法

> **27**45 顧 平1-7693

頭 平1(1989)1月18日 ❷出⋅

位発 明 谷

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 母発 明

正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

创出 富士通株式会社 1960 理 弁理士 松本

神奈川県川崎市中原区上小田中1015番地

121 3014

1. 発明の名称

弾性表面波デバイスの製造方法

2. 特許請求の範囲

(1) 圧電体基板上に会興隊膜を形成する第一 の工程(1) と、

上記金属薄積を選択的にエッチングして複数の トランスデューサを形成する第二の工程(2) と、

上記トランスデューサが形成された圧電体系板 を切断して複数のチップに分割する第三の工程(3) とを得えてなる异性要面波デバイスの製造方法に おいてし

上記第一及び第二の工程(1.2) 間に上記会属理 膜の取みを調整する工程を設けたことを特徴とす る弾性は関放デバイスの製造方法。

圧電体基板上に金属層膜を形成する第一 (2) の工程(1) と、

上記会異層級を選択的にエッチングして複数の

む エムテック関東



トランスデューサを形成する第二の工程(2) と、 上記トランスデューサが形成された圧電体基板 を切断して複数のチップに分割する第三の工程(3) とを備えてなる単性表面波デバイスの製造方法に おいて、

上記第二及び第三の工程(2.3) 間に上記複数の トランスデューサの各々について周波数調整を行 う工程を設けたことを特徴とする弾性表面波デバ イスの製造方法。

3. 発射の詳細な説明

概

弾性表面版デバイスの製造方法に関し、

製品歩智りの向上及び製造作業の容易化を目的 とし、

圧電体基板上に金属薄膜を形成する第一の工程 と、上記金属薄膜を選択的にエッチングして複数 のトランスデューサを形成する第二の工程と、上 紀トランスデューサが形成された圧電体基根を切 新して設敗のチップに分割する第三の工程とを備

えてなる弾性表面波デバイスの製造方法において、 上記第一及び第二の工程間又は第二及び第三の工程間に上記金属薄膜の厚みを興整する工程を設け で構成する。

産業上の利用分野

本発明は弾性表面波デバイス(以下「SAWデバイス」という。)の製造方法に関する。

ニング工程では、金属薄膜22の選択的なエッチ ングを行って、 第 6 図 (c) に示すように 、圧 電 体蓋板21上に複数の1DT23を形成する。ス テップ14では、圧電体基板21を1DT23が 形成されていない部分で切断して、複数のチップ 2 4 (第6図 (d)) に分割する。ステップ 1 5 では、第6図(c)に示すように、分割されたチ 2. ブ24の各々を必要端子数リード25が立設さ れたベース26に載量固定する。ステップ16で は、第6回(1)に示すように、ポンティングク イナ27により1DT23とりード25とを電気 的に接続する。そして、スナップ17で1DT2 3 の形状を整える等によりこのSAWデバイスの 関放数調整を行い、ステップ18で図示しないケ ースによる対止を行い、スチップ19で最終的な 特性以致を行う。

第 7 別はパターンニング工程(1 D T の形成工程)の具体例を示す図である。まず、第 7 図(a)に示すように、金属程度 2 2 上にレジスト 2 8 を一様に強力し、レジスト 2 8 の上から通明観 2 9

最適化が損余されている。

尚、トランスデューサとしては、製造性が良好でエネルギー変換効率が高い正規型インターディジタルトランスデューサ(以下「IDT」という。)が最も一般的であるので、IDTにトランスデューサを代表させて以下従来の技術並びに発明の構成、作用及び実施例を説明する。

従来の技術

第5図はSAWデバイスの従来の製造方法を示す工程図、第6図は該工程における各段階の状態を示す図である。以下、経時的に順を追って従来方法を説明する。

ステップ11では、圧電体材料である例えば水 品の単結晶ロッドから所定の結晶格子面が表出するように所定厚みで第6図(a)に示すような圧 電体基板21を切り出す。ステップ12では、第 6図(b)に示すように、圧電体基板21の片面 に例えば蒸着により均一の厚みでA1等の金属厚 度22を形成する。ステップ13に示すパターン

毎明が解決しようとするほほ

SAWデバイスを製造するに際して開放数類製が必要とされるのは以下の理由による。一般に、SAWデバイスの周波数特性は、圧電体基板上を伝搬する弾性表面波の伝統適底により決定され、

ところで、従来方法における周波数調整の時期 について考察してみると、分割されたチップをそれぞれベースに載置固定してワイヤボンディング を行った後に周波数調整を行うようにしているの で、調整作業が著しく頃雄であるという問題があった。また、例にば圧電体高板上に形成された会 関席度の厚みの設計値からのずれが大きい場合に

上記金属津裏の厚みを腐婪するようにし、第二の方法にあっては、第二の工程 2 及び第三の工程 3 間の (2) で示される時期に上記複数の T D T の各々について周波数腐婪を行うようにしている。

尚、第二の方法における【DTについての周波 数群整は、具体的には、【DTの厚みを調整するか、あるいは【DT近傍の圧電体基板の厚みを構 数することにより行うことができる。

作用

第一の方法によれば、第一及び第二の工程間に 会属薄膜の厚みを調整する工程を設けているので、 該工程において金属薄膜を所要の厚みに設定して おくことによって、最終的に開放数解数が開発に なりあるいは開放数特性以外の特性が劣化することが とか防止され、製品が割りが向上する。また、第 一及び第二の工程間に設けられた金属薄膜の厚み を調整する工程により観略的な周波数調整がなる れるので、最終的な周波数調整は微調整ですみ、 製品作業性が向上する。 は、実際上間波数線整が困難であるかあるいはあ えて周波数線整を行ったときに周波数特性以外の 帯域特性等の特性が劣化しそのSAWデバイスを 不良品として処理せざるを得ず、製品が留りが低 下してしまう。

本発明はこのような技術的課題に鑑みて創作されたもので、SAWデバイスを製造するに際しての製品が留りの向上及び製造作業の容易化を目的としている。

課題を解決するための手段

本発明のSAWデバイスの製造方法は、第1図に示すように、圧電体基板上に金属薄膜を形成する第一の工程1と、上記金属薄膜を選択的にエッチングして複数のIDTを形成する第二の工程2と、上記IDTが形成された圧電体基板を切断して複数のチップに分割する第三の工程3とを備えてなる。

そして、第一の方法にあっては、第一の工程 l 及び第二の工程 2 間の (1) で示される時期に、

第二の方法によれば、第二及び第三の工程間に 「DTの各々について周波数調整を行う工程を設 けているので、第一の方法におけるのと同様にし て製品が留りの向上及び製造作業性の容易化が速 成される。

実 独 例

グにより一様にエッチングを指すことによって行がっことができる。一般に、金属薄膜222の厚まの厚まり、ことができる。一般に、金属薄膜222の厚まり、1DT23のでは、1DT23のでは、1DT23のでは、1DT23のでは、1DT23のでは、1DT23のでは、1DT23のでは、1DT23の厚葉22の存在の存在でするとは、最終製品の周波数符件を所要の特性に安定化する上で有効である。

第3回はステップ17′における周波数の周波数のの異体的な方法を説明するための図である。示する場合には、第3回(a)レートりもでは、第3回では、第3回であるによったがするエッチングレートを受けたない。 1 D T 2 3 を選択のの質をによって、1 D T 2 3 を選択のの質をでいるようによっての1 D T 2 3 を選択をできたいが、単位面積には、第3回では、10回では、10

23に対するエッチングレートよりも大きくなるようなエッチング条件にでエッチングを行うことによって、単位面積当たりのIDT23の等値的な質量を増大させるようにすればよい。

このように周波数度数をエッチングにより行う 場合、周波数特性の設計値からのずれが直接的に エッチング時間を左右する。本実施例では、ステ ップ30において金属薄膜22の段階で軍みの点 整を行い周波数特性の設計能からのずれを小さく しているので、エッチングによる周波数数調整を 容易に行うことができる。即ち、一般にSAWデ パイスの周波数導整は、エッチングと周波数特性 の測定とを交互に扱り返して行うものであるから、 本実施例のように周波数数調整に必要とされる以 整量が小さい場合には、エッチング及び固定の工 数を減少させることができ、製造作業性が良好に なる。また、周波数数調整における調整量が少な いということは、周波数調整による周波数特性以 外の特性が劣化する恐れがないということである から、このような特性劣化による不良品の発生を

防止することができ、製品が留りが向上する。

第4回は第二の方法の実施例を示す工程図であ る。この実施例の方法が従来方法と異なる点は、 圧電体基板21を複数のチップ24に分割するよ りも先にステップ 4 0 にてそれぞれの 1 DT23 について周波数調整を行い、これにより、前実施 例同様最終的な周波数調整をステップ 1.7° にお ける関波数数調整で済ませている点である。スチ ップ40における周波数調整は、前実施例又は木 実施例のステップ17′における角波散散顕整に 単じて行うことができ、その場合における隣波散 特性のモニタリングのための配譲は、圧電体基板 21上のそれぞれのIDT23について仮配線を 行うかあるいは耐定用プローブを機械的に接触さ せることにより行うことができる。また、IDT 23あるいはその近傍の圧電体基板21について の角波数調整のためのエッチングを行う場合には、 放出する部分を除いてマスキング等をしておくと 上い。尚、名々の「DTについての周波敦興整は、 開助に行うこともできるし、一つずつ行うことも

できる。

なお、実施例の説明では、トランスデューサが IDTであるとしたが、シングルフェーズ型トランスデューサ等の他のトランスデューサであって もよい。

発明の効果

以上説明したように、本発明によれば、チップに分割した後の周波数調整が容易になるから製造作業性が改善され、また、特性劣化による不良品

特別平2-16(911 (5)

の発生が防止されるから製品が留りが向上すると いう効果を奏する。

- 4. 図面の簡単な説明
- 第1回は本発明の原理図、

第2回は本発明第一の方法の実稿例を示す工程 図、

第3回は本発明実施例における周波数調整(周波数類整)の説明図、


第 4 図は本発明第二の方法の実施例を示す工程 図、

第5回は従来方法を示す工程図、


第6図は従来方法の説明図、

第7図は1DTの形成工程の説明図である。

- 21…圧電体基板、
- 2 2 … 金属薄膜、
- 2 3 ··· I D T 、
- 24…チップ、
- 2 6 ... ~ ~ .



本 発明の原理図 第 1 図




23 23 21 21 21 23 23 23 23 21 21 21 21 21

月波钦炯斐0战明团 第 3 図


第一の方法の実施例を示す工程図 第 2 図


特開平2-189011 (8)



第二0章法の欠挠例E示す工程图 第 4 図

供来方法 ₹ポす 工程 团 第 5 図





IDTの形式I程の説明図 第7図